汪煉成 2021/07/30  首發于《材料深一度》 公眾號

 ——制造是基礎科學的“千錘萬鑿出深山”，是關鍵材料的“一夫當關，萬夫莫開”，是大件如EUV小絲如探針尖大小設備“大珠小珠落玉盤”的協奏，是工藝輾轉反側的“如切如磋，如琢如磨”，是制程上下求索的“千淘萬漉，吹盡狂沙”。  

——制造是化學物理機械控制等基礎科學，半導體光刻膠金屬等材料，EUV沉浸式光刻薄膜沉積干法刻蝕等裝備，互連刻蝕沉積光刻等工藝，和gate-last大馬士革等制程，愛恨交織曖昧纏綿長期煎熬不斷反饋相促互進最后達成的互融共吐。

 ——汪煉成

 

一、制造！制造！制造！

從美國制裁迫使臺積電停止為華為生產導致后者的集成153億個晶體管，首個采用5nm工藝制程5G手機SoC，麒麟系列第13款芯片的麒麟9000成為“絕唱”，到英特爾7nm制程推遲引發的系列換帥、戰略調整、先進芯片制程任務外包等危機，及IDM vs Fab+Fabless模式的激烈爭論，到幫助中芯國際完成“28nm、14nm、12nm及N+1等制程規模量產，7nm技術開發和風險量產，幫助三星一舉超過臺積電16nm工藝制程，直接攻克了14nm FinFET技術工藝的前臺積電技術狂人梁孟松……

上述種種事例一無例外的說明制造的極端重要性，是半導體行業的最卡脖子技術。沒有制造，芯片只能是空中樓閣，紙上談兵了。

   但另一方面，“制造”這個詞本身，卻似乎有點落伍或 “硬冷”。很多人認為制造不會像相對論等理論那樣高深難懂，甚至潛意識里會自信地認為只要給予足夠的物力人力，即使最先進的制造技術，他們自己都有可能攻克，即使他們對制造知之甚少。

 但事實是，即使臺聯電和Global Foundry甚至英特爾這樣的大玩家，即使成百上千億美金和無數人力智力的投入，也依然無法攻克芯片先進制程，于是臺聯電、Global Foundry等早已放棄先進制程研發，而英特爾疲態已顯，三星則勉強跟跑。

只有由張忠謀于1987年創立的臺積電，在笑傲半導體代工江湖，幾乎一騎絕塵。臺積電是臺灣最賺錢的企業，被稱為是“臺灣之光”。據報道，“臺積電年產能超過1200萬片十二英寸晶圓，2020年占有全球57%的市場代工份額，使用281種不同制程技術為數百家客戶生產11,617種不同產品。從1994年上市至今，營收年復合成長率達到17.2%，營業凈利年復合成長率16.7%，被稱作全球唯一連續20年獲選道瓊永續發展世界指數的組成企業的半導體公司。”

臺積電半導體代工神話肯定是戰略管理市場技術等因素的綜合體現。

但在芯片制造技術上，確實一直好奇，臺積電到底有什么獨門武器和秘籍呢？

二、芯片制造關鍵技術探秘

臺積電具有深厚的制造實力，從130nm下節點 Cu/Low-k互連，到193nm ArF沉浸式光刻，到力推的Gate-last FinFET，到EUV，再到當前力推的CoWoS，InFO，SoIC的3D封裝技術等……

作為行業頂級玩家，其核心技術自然是外人，甚至內部大多數人都很難企及的機密。這里我們將以奠定和進一步鞏固臺積電代工地位的Cu/Low-k互連和沉浸式光刻技術為案例，嘗試從專利，文獻等公開資料去窺探一二。

 

n  Cu/Low-k互連技術

隨著制程節點縮短，后端制程（BEOL）金屬互連的RC 延遲成為限制芯片速度進一步提升的瓶頸。為降低電容，可選取SiOF (k =3.5–3.8， SiCOH (k =2.2–3.2, 或air gap (k~1.0取代原來的CVD -SiO2（k =4）。

目前用于IC制造的金屬是Al，有其優點：Al和二氧化硅有良好的粘附性，和高純度硅有很低的接觸電阻，且容易干法刻蝕。

但其缺點為：Al和硅在577℃下會共熔，容易破壞淺結形成短路，即“Al釘”；內部Al原子容易在電場作用和熱作用下擴散，甚至斷開，電遷移可靠性低；隨著通孔數量增加，Al硅表面的小接觸電阻變大，且Al很難沉積在10：1深寬比的通孔中；Al導電性還不夠好（Al；2.65 Ωμ-cm）。

為降低電阻，可選金 (Au; 2.214 Ωμ cm, 銅 (Cu; 1.678 Ωμ cm, 和銀 (Ag: 1.587 Ωμ cm等比電阻比Al更低的金屬。且Cu且具有更高的電遷移可靠性。Cu/Low-k互連技術因此被青睞。

但Cu用于芯片制造有其固有缺點：Cu與硅的接觸電阻很高；Cu容易擴散進入硅中，引起器件性能災難；無法像Al一樣采用干法刻蝕，即等離子體不能與Cu發生反應生成易揮發的副產物；易氧化；接觸粘附性不好。

                                          

圖1（a）Al互連的工藝流程；（b）Cu互連大馬士革工藝。

 

Al互連的工藝流程（圖1（a））通常是：Al薄膜沉積，光刻，干法刻蝕留下需要的Al金屬，SiO2沉積，拋光SiO2。Cu無法向Al一樣采用干法刻蝕，故采用一種不同的所謂“雙大馬士革”工藝，大致流程為（圖1（b））：SiO2沉積，光刻，刻蝕SiO2，電鍍Cu，拋光Cu。

進一步，為控制刻蝕深度，且阻止Cu氧化和往Low-k介質擴散，需要刻蝕阻擋層，或者Cu介質層，一般采用SiN（k值為6.8-7.3）或SiCN（k值為4.0-5.0）；Low-k介質一般為多孔形態，較為脆弱，且比表面積較大，為了防止Low-k介質在光刻膠打膠或CMP等工藝中受損，在SiCOH Low-k介質上需沉積SiO2帽層；Cu金屬復合層則包括包覆層，一般為TaN/Ta，阻止Cu往Low-k介質擴散，Cu種子層，和Cu電鍍層（圖2）。

其實Cu大馬士革同LED金屬電極工藝流程思路是一致的，但后者通過電子束蒸發等物理方法沉積金屬，且可直接Lift off去除多余金屬。由于Cu大馬士革工藝是用在130nm下的先進芯片制造，以及Cu材料的特殊性，使兩者完全不可同日而語。

圖2 Cu雙大馬士革工藝：SiN/SiCN介質層+ Low-K 層+SiO2帽層，Via刻蝕，Trench 刻蝕，阻擋層TaN/Ta和Cu種子層沉積，Cu電鍍，多余Cu CMP去除。

 

梁孟松等臺積電技術員和工程師自主開發了Cu/Low-k互連技術：

   低損Low-k介質工藝：CMP-Free和CMP-Less工藝，通過電化學拋光完全或部分取代CMP，可得到納米級平整Cu表面和〈111〉晶向控制，減小由CMP導致的Low-k介質材料損傷，甚至應力作用下的界面分離（Liang, M. S. 2001, IEDM，TSMC）；Plasma 晶圓處理工藝流程優化，防止Plasma直接作用于Low-k介質（Yue, J. T. (2002, June. IEEE 7th International Symposium on Plasma-and Process-Induced Damage (pp. 166-168）。

   高深寬比Vias高保形低缺陷無空洞Cu電鍍：對Cu電鍍液的光亮劑、整平劑、抑制劑等添加劑和電鍍參數綜合優化，電鍍尖峰電流勻化補償措施和機制，electro-grafting方法制備Cu種子層等（Shue, W. S. 2006 IEEE International Interconnect Technology Conference (pp. 175-177）。

    Cu金屬結構和工藝優化：無金屬包覆層結構，PECVD生長SiC取代常規TaN金屬包覆層，RC延遲和電阻分別降低8%和36%，線間漏電則降低3個數量級（Liang, M. S. IEDM, 2002, (pp. 595-598）；在ALD TaN上通過electro-grafting直接制作Cu種子層（Liang, M. S., IEDM 2004. (pp. 337-340）；選擇沉積Co包覆層，抑制Cu表面空位遷移，提高SM（stress-migration）可靠性，而CuSiX的故意形成可提高Cu和包覆層粘附性，但是空位增多會降低SM可靠性。

Cu 金屬微觀結構和宏觀可靠性：Cu晶界缺陷可以抑制空洞沿晶界移動，形成應力誘導空洞和遷移（stress induced void (SIV formation, Migration）壁壘，從而提高電遷移可靠性（electromigration lifetime）（Liang, M. S.， Proceedings of IEEE 2005 International Interconnect Technology Conference, (pp. 102-104；特征尺寸下降時Cu電阻上升，主要由于側壁和晶界散射。

n  沉浸式光刻技術

   沉浸式光刻技術雖然不是由臺積電首創，卻是由時任臺積電技術處長Burn J Lin在ArF 193nm光刻上首先實現并在產業界發揚光大，直至今天仍應用于先進制程的主流光刻技術。

    從瑞利公式可確認光刻分辨率。當NA值為極大0.93，k1為極小0.3時，ArF 193nm干式光刻也可達到63nm精度。Double processing在更小k1值為0.15時，甚至可達32nm分辨率。降低k1值可以通過優化設備，OPC（Optical proximity correction），PSM （Phase-shift mask），Off-axis illumination, polarization exposure甚至是computation lithography等手段來實現。然而0.15的極小k1值卻使包括掩模版、光源等光刻設備的制造和工藝得實施非常困難，DOF及對版誤差（MEF）等均較難控制，產能很受影響。同時又受限于更短波長光源及系統和材料開發，只能從提高NA值想辦法。

   沉浸式光刻應運而生，即往鏡頭和光刻膠之間填充高折射率液體。思路很簡單，但是實際難題不少。

在晶圓相對鏡頭高速移動和光照情形下需保持填充液體的溫度、流速、厚度等需接近苛刻的均勻，從而使折射率均勻。溫度均勻的控制非常關鍵。

此外，填充液體流動產生流體應力，一定速度下甚至形成渦流，也可能會產生微氣泡，微顆粒沉積等。溫度和氣壓變化也使氣體溶解度降低，原來溶解的氣體部分釋放也形成氣泡。晶圓邊緣曝光不良的光刻膠也容易非正常脫離進入填充液成為污染顆粒。而裝載填充液的沉浸頭盔（Immersion Hood）也是不容忽視的重要污染源。

氣泡和微顆粒如果發生在光刻膠上曝光前，則會跟隨光刻流程造成芯片永久“打印缺陷”，曝光后沉積的微顆粒則暫時留在芯片上。

設備產率產量提升等主要是ASML等合作設備廠商負責，臺積電主要在降低沉浸式光刻的制程缺陷上攻關（Lin, Burn J. Comptes Rendus Physique 7.8 (2006: 858-874）：

曝光后晶圓清洗：最簡單直接方法，去除填充液中沉積在晶圓上的顆粒污染物。但是顆粒污染物有些同晶圓強粘附，難以清洗去除。疏水環境可以防止粘附，但卻限制了很多光刻膠的使用。一個解決之道是晶圓式全沉浸曝光，即在整個曝光過程中整個晶圓沉浸于填充液中。這樣可以避免局部沉浸式曝光頻繁注滿和排空填充液過程造成的渦流形成和氣泡產生等。晶圓式全沉浸曝光設備可能較干式曝光改進較大，且效率產率較低，當然這主要是ASML要解決的問題。

材料表面結構調整和改性：一種方案是在光刻膠上增加一層透明保護膜，防止填充液中的污染顆粒沉積，光刻膠殘膠或溶解氣體進入填充液。這會增加額外保護膜沉積、剝離等工藝，且可能會對光刻產生影響。比如保護膜沉積的溫度、氣氛等可能使光刻膠變性，而機械剝離可能損傷光刻膠，濕法剝離可能會蝕刻光刻膠。找到合適的兼容保護膜也并不容易。

臺積電提出在通入高折射率曝光填充液之前，先通入帶表面活性劑液體，浸潤鏡頭和晶圓及光刻膠，使顆粒污染物等不易被粘附（US 2005/0205108A1）。  

特殊的步進掃描序列：曝光后清洗無法清除“可打印缺陷”, 特殊的步進掃描序列可去除“可打印顆粒污染”。如圖3， 常規Routing會使區域5的“可打印污染”曝光后成為永久缺陷。而特殊的Routing 1，至少一半的“可打印污染”被去除，特殊的Routing 2可將大部分去除。但是Routing 2會損失約15%的產率。

密封環（Seal ring）制程輔助：這是迄今為止臺積電提高沉浸式光刻良

率的最行之有效的技術。如圖4，密封環由支撐架支撐，后者與晶圓在同一平面。密封環由真空固定防止流體流過晶圓邊緣。當沉浸頭盔在晶圓邊緣時，可消除湍流。污染顆粒不會掉進并積累在晶圓和吸盤之間，并隨后回流進入填充液。填充液溫度均勻性得到提高和改善。密封環也抑制了晶圓邊緣的光刻膠邊界剝落，防止其作為顆粒源進入填充液。晶圓Loading和un-loading時，密封環和支撐架可抬升用以取片和放片。

圖3特殊的步進掃描序列：（左）常規Routing，（中）特殊Routing 1，（右）特殊Routing 2。

圖4用于沉浸式光刻的密封環（Seal ring）輔助結構。

 

三、先進制造不停步  

由上述分析看到，制造其實也并沒有那么高深，但卻并不簡單，需要深刻理解科學原理，調整結構和工藝，改善設備等。

當IC進入 5nm 以后，Cu互連技術也變得吃力，鈷或釕取代Cu的技術在被開發。沉浸式光刻則面臨偏振曝光，更高折射率填充液及固態高折射填充介質及工藝開發（目前主要是水，折射率為1.43）等更多的困難和挑戰。

先進制造的前進腳步沒有停止。

    目前集成電路芯片制造是基于自上而下路線，或者“減材制造”，在制備更復雜3D堆疊芯片結構將比較困難。前段網絡流行如此復雜3D“芯片結構”幾乎不可能用現有制造技術實現。

   與此相對，自下而上路線是利用原子和分子等較小的構件制造更大的納米結構，或者“增材制造”，有潛力構建更復雜的微納結構。東南大學孫立濤教授在前段會議上報告展示了原子級自下而上制備微結構的成果和進展，令人眼前一亮。隨著技術推進，原位“生長”出晶體管或芯片，甚至手機耳機等終端產品并非沒有可能。

   湖南大學段輝高教授在亞10nm微納制造方面成果頗豐（Chen, Y., Duan, H., Int. J. Extrem. Manuf. 3(2021 032002 (31p）。

先進制造不局限在“極小極微”，除了極小尺寸的芯片制造，還有極大尺寸空天運載裝備鋁合金環形構件等。我目前所在高性能復雜制造國家重點實驗室，創始和帶頭人鐘掘院士很早就根據國家發展戰略目標對制造技術的需求，提出了“極端制造”的概念：在制造尺寸方面極大、極小，在制造環境方面極強、極弱，在制造系統方面實現新效應、新工藝、新裝備、新技術，用多種技術極限，構造制造技術與能力極限。

 

四、制造是科學制程工藝裝備的互融共吐

   制造不是機械重復式“我亦無他，唯手熟爾”，不是黑箱子式“Try and Test”（從事制造研究很容易陷入上述思維慣性和惰性）。

   制造是基礎科學的“千錘萬鑿出深山”，是關鍵材料的“一夫當關，萬夫莫開”，是大件如EUV小絲如探針尖大小設備“大珠小珠落玉盤”的協奏，是工藝輾轉反側的“如切如磋，如琢如磨”，是制程的上下求索“千淘萬漉，吹盡狂沙”。

   制造不簡單，是技術，也是科學。制造是化學物理機械控制等基礎科學，半導體光刻膠金屬等材料，EUV沉浸式光刻薄膜沉積干法刻蝕等裝備，互連刻蝕沉積光刻等工藝，Gate-last FinFET大馬士革等制程，愛恨交織曖昧纏綿循環往復長期煎熬不斷反饋相促互進最后達成的互融共吐。

   在提倡硬科技實產業的當下，包括先進制造，智能制造的制造科學技術和產業將更被重視和發展。